RTL-BenchLS: Un gran benchmark para razonamiento y generación RTL con LLMs
Descubre RTL-BenchLS, el mayor benchmark para razonamiento y generación RTL con LLMs. Más de 10,000 diseños Verilog verificados formalmente. Evalúa tu LLM.
#verilog
LLM4RTL: Generación de RTL asistida por herramientas con IA
Descubre cómo LLM4RTL combina herramientas de IA para generar código RTL de alta calidad, superando a GPT-4O con un modelo mucho más pequeño.
HierSVA: Pipeline, dataset y benchmark para verif. jerárquica formal de HW con LLM
Descubre HierSVA: pipeline y benchmark para verificación formal con LLM. Datos: 67% compilación, 82% pruebas no vacías, 70% detección de fallos. ¡Más!
VHDLSuite: Pipeline Unificado para Generación VHDL con LLM
Descubre VHDLSuite, un pipeline unificado para generar y evaluar código VHDL con LLMs. Incluye benchmark de más de 200 problemas y validación automatizada.
CASS-RTL: Dirección consciente de corrección para generación RTL con LLMs
CASS-RTL: un marco innovador que guía a los LLMs para generar código RTL más preciso, mejorando la exactitud funcional hasta un 20% sin reentrenamiento.