VHDLSuite: Pipeline Unificado para Generación VHDL con LLM
Descubre VHDLSuite, un pipeline unificado para generar y evaluar código VHDL con LLMs. Incluye benchmark de más de 200 problemas y validación automatizada.
#generación de código rtl
EstRTL: Generación de Código RTL Guiada por Estimación Funcional
Descubre EstRTL, un framework basado en LLMs que mejora la corrección del código RTL mediante estimación funcional. Aumenta la precisión hasta un 9%.