IA generativa con restricciones físicas en semiconductores
Descubre cómo la IA generativa respeta leyes físicas en la fabricación de chips. Métodos que integran restricciones por construcción, no por filtrado posterior.
#diseño físico
SwiftCTS: Optimización Pareto de Clock Tree con Calibración Few-Shot
SwiftCTS entrena en segundos, predice en milisegundos y reduce errores de potencia y cableado a <1% con calibración de pocas corridas. Optimiza Pareto.
CTS-Bench: Compensaciones de coarsening de grafos para GNNs en síntesis de reloj
CTS-Bench: evalúa compensaciones entre coarsening y precisión en GNNs para diseño de árbol de reloj. Ideal para optimizar EDA.