Una arquitectura SoC basada en FPGA con un controlador RISC-V para redes neuronales de codificación temporal eficientes en energía
Arquitectura de SoC basada en FPGA con controlador RISC-V para redes neuronales de codificación temporal energéticamente eficientes.
